(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-216811

(43)公開日 平成5年(1993)8月27日

(51) Int.Cl.5

1)

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 13/36

520 Z 9072-5B

#### 審査請求 未請求 請求項の数2(全 9 頁)

(21)出願番号

特願平4-258905

(22)出顧日

平成4年(1992)9月3日

(31)優先権主張番号 761083

(32)優先日

1991年9月17日

(33)優先権主張国

米国(US)

(71)出願人 592089054

エヌ・シー・アール・インターナショナ

ル・インコーポレイテッド

アメリカ合衆国 45479 オハイオ、デイ トン サウス パターソン プールバード

1700

(72)発明者 トーマス エフ. ハイル

アメリカ合衆国 29640 サウス カロラ イナ、イーズリ、ヒッコリー ウッド コ

ート 101

(74)代理人 弁理士 西山 善章


最終頁に続く

### (54) 【発明の名称】 二パス間のトランザクションを制御する再試行方法

#### (57) 【要約】

【目的】コンピューターシステムが、第一バスにつなが るインターフェース回路および第二パスに接続された複 数のパスマスターを含むときの、該第一パスの使用を最 適化する再試行方法を与える。

【構成】このインターフェース回路は第二パスがビジー 状態にあるとビジー信号を発生する論理回路と、第二バ スがビジー状態にあるときにパスマスターによりインタ ーフェース回路がアドレス指定されると再試行信号を発 生する論理回路とを含む。各パスマスターは論理回路を 含み、該再試行信号を受信すると共通バスの制御を開放 する。バス調停器も論理回路を含み、該ビジー信号を受 信すると、ビジー信号が否定されるまでは第二パスへの アクセスを求めているいかなるパスマスターも共通第一 バスの制御を求める調停に参加することを防止する。第 ーパスはこのようにしてビジー信号期間中、共有リソー スへのアクセスをリクエストしていない任意のパスマス ターにより制御される。ビジー信号の否定が起きるとす べてのパスマスターがパス所有権を求めて競うことが許 される。



#### 【特許請求の範囲】

【請求項1】共有リソースをもつ複数パスマスターを接 続する共通パス上のデッドロックを防止する方法であっ

該共有リソースの利用可能性を感知するステップと該共 有リソースへのアクセスを求めているパスマスターを同 定するステップと、

該共有リソースが利用不可能であるときは該同定された バスマスターが該バスの制御を求める調停に参加するこ とを禁止するステップとを含むことを特徴とするデッド 10 ジュール28、30が含まれる。 ロック防止方法。

【請求項2】第一バスに接続された複数バスマスター、 該第一バスへのバスマスターのアクセスを制御するバス 調停器、および該第一バスおよび第二パス間の結合を与 えるインターフェース回路を含むコンピューターシステ ムにおける装置であって、

該第二パスがビジー状態であるときはいつでも該バス調 停器に与えるビジー信号を発生する、該インターフェー ス回路内に設けた論理回路と、

ビジー信号を受信している間は該共通バスの制御を求め る調停に該バスマスターが参加することを防止する、該 調停器内に設けた論理回路とを含むことを特徴とする装 置。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は多重パスを含むコンピュ ーターシステムに関し、特に利用不可能な第二のバスに 指向されたトランザクションを含んだ第一バス上のデッ ドロックを除去するための再試行方法に関する。

[0002]

【従来の技術】NCRコーポレーションはスケーラブル (scalable) コンピューターシステムアーキテクチャを 開発した。これは在来のシステムアーキテクチャよりも 多重プロセッサの能力を一層効果的に縮小拡大できる (scalable) ものである。このスケーラブルシステムア ーキテクチャは従来のシステムアーキテクチャのもって いた多数の限界であるメモリおよびメモリバスを共有す る多重プロセッサにより引き起こされる能力劣化(degr adation) ならびにメモリ/キャッシュコヒーレンシー 40 書き込みサービスをしているとき、が例に挙げられる。 に関連するオーバーヘッドペナルティー等を認識して克 服する。

【0003】この新規アーキテクチャの重要な特性は、

(イ) メモリバスの利用性および物理的負荷を低減する ための多重メモリバスの使用、(ロ)多重バスを援助す ると共に異なるメモリデバイスの同時使用を可能にする 多重ポート付きメモリの使用、(ハ)コヒーレンシーオ ーパーヘッドを顕著に低減するメモリベースコヒーレン シー方法の使用、(二)すべてのプロセッサに対称的に 見えるシステムリソースの構成 である。

2

【0004】二重システムパス12、14、前記二つの システムパス間に接続された二つの二重ポート付きシス テムメモリモジュール16、18、パス12に接続され た二つのプロセッサモジュール20、22、およびシス テムパス14に接続された二つのプロセッサモジュール 24、26を採用するこのアーキテクチャの構成が図1 に示してある。図1にはまた、二つのマイクロチャンネ ル入出力パス32、42およびそれぞれの入出力パス3 2、42をシステムパスに接続するインターフェースモ

【0005】各インターフェースモジュールはシステム パス上に駐在するパスマスター(bus masters) (すな わちメモリモジュール16、18およびプロセッサモジ ュール20、22、24および26)と、一つの入出力 パス上に駐在する番号34、36、38、40、44、 46、48のマイクロチャンネルパスユニットとの間の 通信路を与える。例えばプロセッサ22等のシステムパ スマスターが入出力パス32上のマイクロチャンネルパ スユニット36への書き込みアクセスを求めるとき、そ 該共有リソースへのアクセスを求めるバスマスターが該 20 れは最初にシステムバス12の使用を求める調停を求め なければならない。インターフェースモジュール28は システムパス12の制御を取得すると、次に入出カパス 32の使用するための調停を求める。もしも入出力バス 32が利用可能であればプロセッサ22のリクエストは 直ちに実現される。

> 【0006】しかしながら、通常のオペレーション期間 中は、入出力バス32が利用不可能である、言い換える と「ビジー(busy)」であるときがある。例えば入出力 パス32は、(1) パスがパスユニット34、36、3 30 8、40の一つにより所有されているとき、(2)入出 カバス32上に駐在するあるパスユニットにシステムバ ス14上のプロセッサによるアクセスが行われていると き、(3)システムパス14上のあるプロセッサが入出 カパス32のパスユニットへのロックされたサイクルシ ーケンス(セマフォア オペレーション、semaphore op eration)) を実行しているとき、または(4)インタ ーフェースモジュール28が、システムパス12または 14上のプロセッサにより以前にポスト (post) された (パッファされた) 入出力パス32のパスユニットへの

【0007】伝統的なシステムではビジー入出力パスへ のアクセスが一旦開始されると、目標リソースはそのリ ソースが利用可能となるまでそのアクセスを無期限に待 機状態に保持する。従って上記の例ではプロセッサ2 2、システムパス12およびインターフェースモジュー ル28は、入出力パス32が利用可能となるまで待機状 態に置かれ、他のトランザクションを行うことができな いことになろう。プロセッサ20もまたメモリモジュー ル16、18およびインターフェースモジュール30へ

50 のアドレス指定をすることが禁止されるであろう。さら

3

にプロセッサモジュール20または22の一つがマイク ロチャンネルパスマスターによるシステムパス12への リクエストと同時に入出力パス32へのアクセスをリク エストする場合にはシステムデッドロックが起きるであ ろう。

#### [0008]

【発明が解決しようとする課題】それゆえ、本発明は多 重パスを含むコンピューターシステム内の性能を増大す る新規かつ有用な方法を与えることを課題とする。

に指向されたトランザクションを含んだ第一パス上のデ ッドロックを除去する方法を与えることである。

【0010】さらに本発明の別の課題はコンピューター システム内のパス間の新規有用なインターフェースを与 えることである。

【0011】本発明のさらに別の課題は、バス上のデッ ドロック状態を除去すべくコンピューターシステム内の パス間のトランザクションを組織化する「ビジー」信号 および「再試行」信号を発生する論理回路を与えること である。

【0012】本発明のさらに別の課題はコンピューター システム間のトランザクションを組織化するための新規 有用な再試行方法を与えることである。

#### [0013]

【課題を解決するための手段】本発明によれば共通のバ スを介して共有のリソースに接続された複数パスマスタ ーを含むのみならず共通パスへのパスターのアクセスを 制御するためのバス調停器を含むコンピューターシステ ムにおいて、共通パスの使用を最適化する方法が与えら れる。この方法は共有リソースが利用不可能な状態にあ 30 るときはいつでもビジー信号を発生するステップと、そ のビジー信号をバス調停器に与えるステップと、その共 有リソースへのアクセスを求めているバスマスターが該 調停器によるビジー信号を受信している間は共通バスの 制御を求める調停に該バスマスターが参加することを防 止するステップとを含む。ビジー信号が否定されたとき はすべてのバスマスターがパス所有権を求めて競うこと が許される。

【0014】 開示した実施例の共有リソースは第二バス に共通のバスを接続するインターフェース回路を含む。 このインターフェース回路は、この第二バスがビジー状 態にあるときはビジー信号を発生する論理回路と、第二 パスがビジー状態にあるときにパスマスターがインター フェース回路をアドレス指定したときは再試行信号を発 生する論理回路とを含む。各パスマスターはその再試行 信号を受信するための、かつインターフェース回路から 再試行信号を受信したときに共通バスの制御を解除する ための、論理回路を含む。バスマスターはビジー信号を 受信するための、かつそのビジー信号が否定されるまで は第二パスへのアクセスを求めるいかなるパスマスター 50

も共通第一パスの制御を求める調停に参加できなくする ための論理回路を含む。

【0015】本発明の上記その他の課題、特徴、および 利点は以下の説明および添付の図面から明らかになる

#### [0016]

【実施例】コンピューターシステムに供するスケーラブ ルシステムアーキテクチャの一実施例が図1に簡単なブ ロック線図で示されている。図示したようにこのアーキ 【0009】本発明の別の課題は利用不可能な第二パス 10 テクチャは二重システムパス12、14、二つのシステ ムバス間に接続された二つの二重ポート付きシステムメ モリモジュール16、18、システムパス12に接続さ れた二つのプロセッサモジュール20、22、およびシ ステムパス14に接続された二つのプロセッサモジュー ル24、26を含む。これらシステムパス間にはさらに マイクロチャンネルインターフェースモジュール28、 30が接続されている。

> 【0017】インターフェースモジュール28はシステ ムパス12、14と一次マイクロチャンネル入出力パス 20 32との間の接続を与える。バス32にはいろいろのマ イクロチャンネルバスマスターバスユニット34、3 6、38、40が接続されている。インターフェースモ ジュール30はシステムパス12、14と二次マイクロ チャンネル入出力パス42上に駐在するパスユニット4 4、46、48との間の接続を与える。

【0018】以下の議論はマクロチャンネルインターフ ェースモジュール28およびマイクロチャンネル入出力 バス32の構造およびオペレーションに関する。マイク ロチャンネルモジュール30およびマクロチャンネル入 出力パス42の構造およびオペレーションはモジュール 28およびパス32にそれぞれ同じである。

【0019】マイクロチャンネルインターフェースモジ ュール28内にあるアドレス指定および調停論理回路は 図2に示す。このインターフェースモジュールは図2に 示すものに加えて追加の論理回路を含むが、それはここ の議論を簡単にするため、省略する。省略した論理回路 は本発明の理解に必要ではない。

【0020】図2に示す論理回路プロックは調停器52 (マイクロチャンネルインターフェース調停器) を含 む。これはマイクロチャンネル入出力パス32調停信号 ARB(3:0)を感知し、駆動すると共に、調停/賦 与インジケーター信号ARBGNT Lを感知する。こ のマイクロチャンネルインターフェース調停器は、入出 カバスへのアクセスを求めるシステムパスマスターのた めに、そのリクエスト期間中、入出力パス32の制御を 求める調停を行わなければならない。マイクロチャンネ ル調停器52もまたシステムリソースへのアクセスを要 求するマイクロチャンネルパスマスターのためにシステ ムバス調停およびサイクル発生を行う。

【0021】システムパスが開始したサイクルがマイク

ロテャンネル入出力パスへ伝播する間に利用される論理 回路素子にはラッチ54が含まれるが、このラッチ回路 54はアドレス、アドレスパリティおよびシステムパス 12から受信されるパスオペレーション信号すなわちS B A (32:0)、またはシステム14から受信する 信号SB B (31:0) をラッチ留めするのに使用さ れる。ラッチ54の出力は、現在のサイクルがマイクロ チャンネルパスに指向されているか否かを検出する復号 器56に与えられ、またシステムパススレープ (system bus slave module) モジュール 5 8 のための開始信号 10 および復号されたアドレス信号を発生する。

【0022】システムパススレープモジュール58は入 出力パス32に与えられるシステムパスアドレス情報の 多重化を制御し、システムバスデータ転送アクティビテ ィーを組織化し、マイクロチャンネルパスマスターモジ ュール60の開始を制御する。モジュール58からから 開始信号を受信すると、マイクロチャンネルパスマスタ ーモジュール60は、マイクロチャンネルアーキテクチ ャの仕様に基づいてマイクロチャンネル入出力バス32 データ転送アクティピティーを組織化する。

【0023】マイクロチャンネル入出力パスにより開始 されたサイクルがシステムバスへ伝播する期間に利用さ れる論理回路素子には、ラッチ64、復号器66、マイ クロチャンネルスレープモジュール69、SBマスター モジュール70、およびアドレスFIFO74が含まれ る。マイクロチャンネルインターフェースモジュール2 8がマイクロチャンネル入出力パス32上のスレープで あるときは、マイクロチャンネルアドレスMC A (3 播を阻止される。復号器66はシステムバスに指向され たマイクロチャンネルサイクルを復号することと、シス テムパスが指向したサイクルが分離されて書き込みポス ティングならびにFIFO74中へのアドレス情報の先 取り読み取りを許可するか否かを決定することとに責任 がある。

【0024】マイクロチャンネルスレープモジュール6 8は現アドレスをラッチするため、復号器66からマイ クロチャンネルバス信号を受信し、選択されたシステム バスへのマイクロチャンネルサイクルの伝播を開始し、 マイクロチャンネル入出力パスデータ転送アクティビテ ィーを組織化する。

【0025】システムパスマスターモジュールはマイク ロチャンネルパスマスターのためにシステムパスをリク エストし、マイクロチャンネルインターフェースモジュ ール28がシステムバス12または14のいずれか一方 の上のシステムパスマスターであるときはシステム信号 を制御する。システムバスマスターモジュール70はア ドレスFIFO74と通信し、システムパス転送アクテ ィビティーを組織化する。

6

【0026】インターフェースモジュール28は、シス テムパスおよび入出力パス32の間のパッファリングお よび復号を与える。インターフェースモジュールにおけ るバッファは、システムパスおよび入出力パス32の両 方の上のパスマスターがそれらのピーク速度で動作する ことができるようにすることにより、全システム帯域を 稼働化する。

【0027】システムパスをマイクロチャンネル入出力 バスから分離することによって、すべてのバス上での性 能をより高くし、複数パスの同時作動を可能にする。各 上にサイクルを発生し、マイクロチャンネル入出カパス 20 パスはパス上に駐在するパスユニット間のトランザクシ ョンを行うのに独立に動作する。パス間の接続は、たと えばプロセッサ22がマイクロチャンネルバスユニット 36へのアクセスを要求するとき、あるいはあるパスユ ニット入出カバス32上に駐在するあるバスユニットが システムメモリへのアクセスを要求するとき等、一つの パス上のあるパスマスターが別のパス上に駐在するリソ ースへのアクセスを要求するときのみ、構築される。

【0028】システムパス上のあるパスマスターがビジ ー入出力パス32上のパスユニットへのアクセスを要求 1:0) はラッチ64内に保持されて復号器66への伝 30 するときにいずれかのシステムバス上でのデッドロック を防止するため、インターフェースモジュール28は再 試行信号を発生する論理回路を含む。この再試行信号は リクエスト中のパスマスターにシステムパスを開放さ せ、入出力バス32が利用可能となったときに再びシス テムバスおよび入出力バスの制御のための調停を行う。

> 【0029】システムバスについての調停はシステムバ ス調停器(図示して無し)により制御される。以下に掲 げるのは、システムパスの仕様を組織化するためシステ ムバス調停器、マイクロチャンネルインターフェース、 40 およびシステムパス上に駐在する他のパスユニットによ り駆動される信号の例である。

> > 説明

ADS L BRDY L

信号

アドレスストロープ:パスサイクルの開始を示す。 パーストレディー: 読み取りサイクルで、現システ ムパススレーブが有効な読み取りデータをシステム パス上に駆動したことを示すため、そのスレープに より駆動される。書き込みサイクルでは現行サイクル を終了するため当該スレープにより駆動される。

BLAST L パーストラスト:パーストパスシーケンスの終了をス レープに示すため、マスターによりアクティブ化され 7

る。

BUSBUSY L パスピジー:システムパスが使用中であることを示す ため、システムバス調停器により駆動される。

PRQ L システムパスの所有権をリクエストするため、パスマ スターまたはマイクロチャンネルインターフェースに より低に駆動される。

PACK L システムパスを求めるそのリクエストが賦与されたこ とを当該パスマスターに示すため、システムパス調停 器により低に駆動される。

【0030】図2は上述のアクティブ-低信号が各々頭 10\*-スモジュール28は、以下に説明する再試行信号SA にSA またはSB を付けて二重になっていることを 示す。SA が付く信号はシステムバス12に関連し、 SBが付く信号はシステムバス14に関連する。システ ムバス上のデッドロックを防止するため、インターフェ\*

MCRETRY LESB MCRETRY L. #3 よびマイクロチャンネルパスビジー信号MC BUSY しを発生する。

#### 信号

#### 説明

SA MCRETRY L マイクロチャンネルインターフェース再試行: ビジーマイクロチャンネル入出力パスへ試みら れたサイクルを終了するため、マイクロチャン ネルインターフェースにより駆動される。 SB MCRETRY L マイクロチャンネルインターフェース再試行:

ビジーマイクロチャンネル入出カパスへ試みら れたサイクルを終了するため、マイクロチャン ネルインターフェースにより駆動される。

MC BUSY L マイクロチャンネルバスピジー:マイクロチャ ンネルバスは新たなバスマスターにとって所有 可能でないことを示すため、マイクロチャンネ ルインターフェースにより駆動される。

【0031】適用可能なMCRETRY L信号がマイ クロチャンネルインターフェースにより低に駆動される チャンネル入出力パスへのアクセスをリクエストする場 合である。この信号に応答して、リクエストをしている システムパスマスターはそのシステムパスを開放し、シ ステムパス調停器によりアクセスが賦与されるまで、シ ステムパスを求める再調停を求める。アクティブMCR ETRY し信号を感知すると、システムバス調停器 は、マイクロチャンネル入出力バスの所有をリクエスト しているシステムパスマスターにシステムパスの制御を 与えることを許さないが、これはMCRETRY L信 号を高に駆動することによりマイクロチャンネル入出力 40 タイミングは以下のように定めた。

バスが利用可能となったとの信号をマイクロチャンネル インターフェースがシステムバス調停器に送るまで続 のは、ビジー状態時にシステムパスマスターがマイクロ 30 く。MC BUSY Lは、マイクロチャンネル入出力 バスが新たなバスマスターにとって所有できないとき、 マイクロチャンネルインターフェースにより低に駆動さ れる。

> 【0032】図3はプロセッサ22が利用不可能な入出 カバス32へのアクセスを求めているときに起きる事象 のシーケンスを例示するタイミング図である。MC B USY Lの開始状態は低で、マイクロチャンネル入出 カパス32が新たなパスマスターにとっては利用可能で ないことを示す。図3に示す再試行シーケンスに対する

クロック2-3 プロセッサ22がシステムパス12を得るための調停を求 める。PRQ Lはシステムパスをリクエストするためプロ セッサ22により低に駆動される。PACK Lはプロセッ サ22にバス所有権を賦与するバス調停器により低に駆動さ れる。

プロセッサ22がマイクロチャンネルインターフェース28 クロック4

をアドレス指定する。

クロック6 マイクロチャンネル28がBRDY Lの代わりにSA

MCRETRY Lを主張する。

プロセッサ22がSA MCRETRY Lを検出し、パス クロック7

9

10

12を開放する。

クロック8 プロセッサ22が再びパス12の制御をリクエストする。

クロック9-13 システムバス調停器はプロセッサ22によるバス12のリ

(6)

クエストを無視する。調停器は信号SA MCRETRY Lを受信することにより、もしもパス12の制御を与えるとプロセッサ22がインターフェース28をアドレス指定することを知る。プロセッサ20およびインターフェースモジュール28、30はメモリモジュール16、18またはパス上に駐在する他のデバイスへのアクセスのため、パス12の制

御を許可される。

クロック14 入出力パス32がもはやビジーでなくなる。インターフェー

ス28は(高に駆動された)信号MC BUSY Lを否定

する。

クロック15 システムパス調停器はMC BUSY Lを検出し、PAC

K しを主張する。

クロック16-20 プロセッサ22が成功裡にインターフェース28にアクセ スする。

#### [0033]

【効果】以上の説明から、第二の利用不可能なバスに指向されたトランザクションを含む第一パス上のデッドロックを除去するための簡単な解決法が本発明により与えられることが理解されよう。そのための新規有用な多重パス間インターフェースが本発明により与えられた。それらのインターフェースはビジーパスが別のバス上でデッドロックを招来することを防止する。

【0034】また論理回路がコンピューター内多重バス間のトランザクションを組織化するビジー信号および再試行信号を発生するため、バス上でデッドロックが防止される。

【図面の簡単な説明】

【図1】コンピューターシステムに供するスケーラブル

システムアーキテクチャのプロック線図である。

【効果】以上の説明から、第二の利用不可能なバスに指 【図2】図1のマイクロチャンネルインターフェースモ 向されたトランザクションを含む第一バス上のデッドロ 20 ジュール28内に含まれるアドレス指定および調停論理 ックを除去するための簡単な解決法が本発明により与え 回路のプロック線図である。

【図3】本発明に基づく再試行方法のタイミング図である。

## 【符号の説明】

12、14 システムパス

20、22、24、26 プロセッサモジュール


28、30 マイクロチャンネルインターフェースモジュール

32 一次マイクロチャンネル

30 34-40 マイクロパスユニット


42 二次マイクロチャンネル

# 【図3】



(図1) ーカマグロテンテル 32 イペーエス いログトラ M101 システムユニット・ 83 P/C ≥ P/C \$ 14 12) S 8 J **M**2U1 マイクロバスユニット 二次2600年2年42 M2U3

【図2】



## フロントページの続き

- (72)発明者 エドワード エイ. マクドナルド アメリカ合衆国 29072 サウス カロラ イナ、レキシントン、メドウ ウッド ド ライブ 164
- (72)発明者 ジーン エフ. ヤング アメリカ合衆国 29073 サウス カロラ イナ、レキシントン、スウィート スプリ ングス ロード 3412
- (72)発明者 クレイグ エイ.ウォールラス アメリカ合衆国 29642 サウス カロラ イナ、イーズリ、フェアファックス ロー ド 205
- (72)発明者 ジェイムズ エム、オティンガー アメリカ合衆国 29210 サウス カロラ イナ、コロンピア、ズィマールクレスト 716、アパートメント 3803

(72)発明者 マーティー ディー. ミラー アメリカ合衆国 54016 ウイチタ、ハド ウォン、1020 ハイウェイ 35